Vitis HLS로 설계 시 특정 부분에서 negative slack이 발생할 수 있습니다. 이 경우 bit accurate하게 코드를 기술를 하는 것을 첫 번째 해결책입니다. 이미 bit accurate하게 했는데도 negative slack이 발생하는 경우 다음과 같이 add, mul operator에 대한 constraint 값을 max로 설정합니다.
#pragma HLS ALLOCATION instances=mul limit=2280 operation
#pragma HLS ALLOCATION instances=add limit=2280 operation
'Vitis HLS (Vivado HLS)' 카테고리의 다른 글
| Xilinx Block RAM (0) | 2021.02.16 |
|---|